# (19) 世界知的所有権機関



# 

# (43) 国際公開日 2004年4月1日(01.04.2004)

国際事務局

**PCT** 

# (10) 国際公開番号 WO 2004/027869 A1

(51) 国際特許分類7:

H01L 27/095, 29/812

(21) 国際出願番号:

PCT/JP2002/012424

(22) 国際出願日:

2002年11月28日(28.11.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2002-262845

2002年9月9日(09.09.2002) ЛР

(71) 出願人(米国を除く全ての指定国について): 三洋電 機株式会社 (SANYO ELECTRIC CO., LTD.) [JP/JP]; 〒570-8677 大阪府 守口市 京阪本通二丁目 5 番 5 号 Osaka (JP).


(72) 発明者; および

- 発明者/出願人 (米国についてのみ): 浅野 哲郎 (ASANO, Tetsuro) [JP/JP]; 〒370-0536 群馬県 邑楽 郡 大泉町古氷 106-27 Gunma (JP). 榊原 幹人 (SAKAKIBARA, Mikito) [JP/JP]; 〒360-0204 埼玉県 大里郡 妻沼町中央 2 1-1-3 1 5 Saitama (JP). 平井 利和 (HIRAI, Toshikazu) [JP/JP]; 〒370-0523 群馬県 邑楽郡 大泉町吉田 9 8 6-5 Gunma (JP).
- (74) 代理人: 岡田 敬 (OKADA, Kei); 〒373-0842 群馬県太 田市 細谷町170番地の 1 Gunma (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT,


/続葉有/


(54) Title: SEMICONDUCTOR DEVICE

# (54) 発明の名称: 半導体装置



(57) Abstract: Problem: A microwave FET has a small Schottky junction capacitance or PN junction capacitance therein, and the junction is weak against static electricity. If a protective diode is connected to a microwave FET, the parasitic capacitance increases, inviting degradation of its high-frequency characteristics. Therefore this means cannot be adopted. Means for solving problem: A protective element comprising a first N+type region, an insulating region, and a second N+type region is connected parallel between two terminals of an FET. Since discharge is caused between first and second N+ type regions near to each other, the electrostatic energy reaching the operating region of the FET can be attenuated without increasing the parasitic capacitance.





[続葉有]

LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.

(84) 指定国 (広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ 特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

#### 規則4.17に規定する申立て:

— AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU,

SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW, ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ特 許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR), OAPI 特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG) の指定のための出願し及び特許を与えられる出願人の資格に関する申立て (規則4.17(ii))

- *US*のみのための発明者である旨の申立て (規則 4.*17(iv*))

#### 添付公開書類:

#### 一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。


#### (57) 要約:

# 課題

マイクロ波FETでは、内在するショットキ接合容量またはPN接合容量が小さく、それらの接合が静電気に弱い。しかし、マイクロ波デバイスにおいては、保護ダイオードを接続することによる寄生容量の増加が、高周波特性の劣化を招き、その手法を取ることができなかったという問題があった。

# 解決手段

FETの2端子間に第1N+型領域、絶縁領域、第2N+型領域からなる保護素子を並列に接続する。近接した第1、第2N+領域間で放電できるので、寄生容量を増やすことなくFETの動作領域に至る静電エネルギーを減衰させることができる。



明 細 書

半導体装置

# 発明の属する技術分野

本発明は、半導体装置、特に静電破壊電圧を大幅に向上させた半導体装置に関する

# 従来の技術

衛星放送受信機の出現に始まった一般民生用マイクロ波機器市場は、携帯電話の世界的な普及で規模が一挙に拡大し、今新たに、無線プロードバンド用途の市場が本格的に始まろうとしている。それらの市場には、マイクロ波用に適したガリウム・砒素(GaAs)デバイス、従来のSiデバイスを微細化、立体構造化して低寄生容量化、低寄生抵抗化を図ったSiマイクロ波デバイスが主に使用されている。

第13図は、化合物半導体スイッチ回路装置を示す回路図である。第1のFET1と第2のFET2のソース電極(あるいはドレイン電極)が共通入力端子INに接続され、FET1およびFET2のゲート電極がそれぞれ抵抗R1、R2を介して第1と第2の制御端子Ct1−1、Ct1−2に接続され、そしてFET1およびFET2のドレイン電極(あるいはソース電極)が第1と第2の出力端子OUT1、OUT2に接続されたものである。第1と第2の制御端子Ct1−1、Ct1−2に印加される制御信号は相補信号であり、Hレベルの信号が印加された側のFETがONして、共通入力端子INに印加された入力信号をどちらか一方の出力端子に伝達するようになっている。抵抗R1、R2は、交流接地となる制御端子Ct1−1、Ct1−2の直流電位に対してゲート電極を介して高周波信号が漏出することを防止する目的で配置されている。

第14図は、この化合物半導体スイッチ回路装置を集積化した化合物半導体チ

ップの1例を示している。

GaAs基板にスイッチを行うFET1およびFET2を中央部に配置し、各FETのゲート電極に抵抗R1、R2が接続されている。また共通入力端子IN、出力端子OUT1、OUT2、制御端子Ctl-1、Ctl-2に対応するパッドが基板の周辺に設けられている。なお、点線で示した第2層目の配線は各FETのゲート電極形成時に同時に形成されるゲート金属層(Ti/Pt/Au)20であり、実線で示した第3層目の配線は各素子の接続およびパッドの形成を行うパッド金属層(Ti/Pt/Au)30である。第1層目の基板にオーミックに接触するオーミック金属層(AuGe/Ni/Au)は各FETのソース電極、ドレイン電極および各抵抗両端の取り出し電極を形成するものであり、第14図では、パッド金属層と重なるために図示されていない。

第14図に示したFET1は一点鎖線で囲まれる長方形状の動作領域12に形成される。下側から伸びる櫛歯状の3本の第3層目のパッド金属層30が出力端子OUT1に接続されるソース電極13(あるいはドレイン電極)であり、この下に第1層目オーミック金属層10で形成されるソース電極14(あるいはドレイン電極)がある。また上側から伸びる櫛歯状の3本の第3層目のパッド金属層30が共通入力端子INに接続されるドレイン電極15(あるいはソース電極)であり、この下に第1層目のオーミック金属層で形成されるドレイン電極14(あるいはソース電極)がある。この両電極は櫛歯をかみ合わせた形状に配置され、その間に第2層目のゲート金属層20で形成されるゲート電極17が動作領域12上に4本の櫛歯形状に配置されている。なお、上側から伸びる真中の櫛歯のドレイン電極15(あるいはソース電極)はFET1とFET2とで共用しており、更に小型化に寄与している。ここで、ゲート幅が600μmという意味は各FETの櫛歯状のゲート電極17のゲート幅の総和がそれぞれ600μmであることをいっている。

上述の如く、従来のスイッチ回路装置においては、特に静電破壊を保護する対 応がなされていない。

# 発明が解決しようとする課題

第15図に、第14図に示すスイッチ回路装置の静電破壊電圧を測定した結果を示す。ここで、静電破壊電圧の測定は、以下の条件により行ったものである。 220pFの試験用容量の両端に試験用電圧を印加し、試験用容量に電荷を蓄積した後、電圧印加のための配線を遮断する。その後、試験用容量に蓄積された電荷を被試験素子(FET)の両端に抵抗成分およびインダクタ成分を付加しない状態で放電し、その後FETが破壊していないかどうか測定する。破壊していなければ印加電圧を10Vずつ上げて試験を繰返し、FETが破壊に至る最初の印加電圧を静電破壊電圧として測定したものである。

この図からも明らかなように、従来では静電破壊電圧向上のための対策を施していないため、特に制御信号が印加される共通入力端子INー制御端子Ctl-1間、共通入力端子INー制御端子Ctl-2間の静電破壊電圧が共に140Vしかなく最も低い。

また、静電破壊電圧はどの端子間の値かによりばらつきがある。この静電破壊電圧を決める詳細なメカニズムは不明であるが、スイッチ回路装置においては、最も低い静電破壊電圧を示す2端子間の値は、一般的には、上述の如く100V程度以下であり、取り扱いに細心の注意が必要であった。すなわち、最も低い静電破壊電圧となる端子間の値がその素子全体の静電破壊電圧に支配的となるため、この端子間の静電破壊電圧を向上させることが課題である。

また、この例に限らず、これらのマイクロ波通信用デバイスは、他の音響用、映像用、電源用デバイスと異なり、これらのデバイスに内在するショットキ接合またはPN接合容量が小さく、それらの接合が静電気に弱いという問題があった。

一般に静電気からデバイスを保護するには、静電破壊しやすい、PN接合、ショットキ接合を含むデバイスに、静電破壊保護ダイオードを並列に接続するという手法が考えられる。しかし、マイクロ波デバイスにおいては、保護ダイオードを接続することによる寄生容量の増加が、高周波特性の劣化を招き、その手法を取ることができなかった。



# 課題を解決するための手段

本発明は上述した諸々の事情に鑑み成されたもので、第1に、基板上に設けた動作領域表面に接続するゲート電極、ソース電極およびドレイン電極と、各電極に接続するゲート端子、ソース端子、ドレイン端子とを有する被保護素子となるFETと、前記被保護素子のいずれか2つの端子間に並列に接続され、第1の高濃度不純物領域と第2の高濃度不純物領域の2端子間に絶縁領域を配置した保護素子とを有し、前記被保護素子の2つの端子間に印加される静電エネルギーを前記第1および第2の高濃度不純物領域間で放電させ、前記被保護素子の2つの端子に対応する前記2つの電極に到達する静電エネルギーを前記2つの電極間の静電破壊電圧を超えない程度に減衰させることにより、解決するものである。

第2に、基板上の動作領域表面に接続するソース電極、ゲート電極およびドレ イン電極を設けた第1および第2のFETを形成し、両FETに共通のソース電 極あるいはドレイン電極に接続する端子を共通入力端子とし、両FETのドレイ ン電極あるいはソース電極に接続する端子をそれぞれ第1および第2の出力端子 とし、両FETのゲート電極に接続する端子をそれぞれ第1および第2の制御端 子とし、前記両制御端子に制御信号を印加して、前記両制御端子と前記ゲート電 極とを接続する接続手段である抵抗を介していずれか一方のFETを導通させて 前記共通入力端子と前記第1および第2の出力端子のいずれか一方と信号経路を 形成するスイッチ回路装置を被保護索子とし、前記被保護素子の少なくとも1つ の前記制御端子と前記入力端子間に並列に接続され、第1の高濃度不純物領域と 第2の髙濃度不純物領域の間に絶縁領域を配置した保護素子とを有し、前記少な くとも1つの制御端子と前記共通入力端子間に、外部より印加される静電エネル ギーを前記第1および第2の高濃度不純物領域間で放電させ、前記少なくとも1 つの制御端子および共通入力端子にそれぞれ対応する電極間に到達する静電エネ ルギーを前記電極間の静電破壊電圧を超えない程度に減衰させることを特徴とす ることにより解決するものである。

# 発明の実施の形態

以下に本発明の実施の形態を詳細に説明する。

まず、第1図から第8図を用いて、本発明の第1の実施の形態としてGaAs MESFETを例に説明する。

第1図は、第1の実施形態を示す概要図であり、第1図(A)は平面図、第1図(B)は第1図(A)のA-A線断面図であり、第1図(C)は第1図(A)の等価回路図である。このように本発明の半導体装置は、被保護素子100と、保護素子200とから構成される。

第1図(A)、第1図(B)のごとく、被保護素子100は、MESFETであり、半絶縁基板101であるGaAs表面に設けた動作層102とショットキ接合を形成するゲート電極105と、動作層102両端に設けた高濃度不純物領域からなるソース領域103およびドレイン領域104と、その表面にオーミック接合を形成するソース電極106およびドレイン電極107とを有する。ここで、各電極が接続する動作層102、ソースおよびドレイン領域103、104をFETの動作領域108と称し、第1図(A)では破線で示す。

本明細書においては、FET動作領域108内のゲート電極105、ソース電極106、ドレイン電極107は、ゲート配線112、ソース配線113、ドレイン配線114を介してゲートパッドGP、ソースパッドSP、ドレインパッドDPとそれぞれ接続する、とする。また、ゲート配線112、ソース配線113、ドレイン配線114が集束し、対応する各パッドに至る部分をゲート端子G、ソース端子S、ドレイン端子Dと称する。

端子について、ここでの図示は省略するが、被保護素子100に、ゲートパッドGP、ソースパッドSP、ドレインパッドDPすべてを具備していなくてもよく、パッドは配置されていないが端子は存在する場合を含むとする。例えば、2個のFETを集積化した2段アンプMMICにおいては、前段FETのドレインと後段FETのゲートには、パッドは存在しないが端子は存在する、というような場合である。

っず、N+層による抵抗なども

各配線112、113、114は金属配線に限らず、N+層による抵抗なども含む。また動作領域108内の各電極に対応する各ボンディングパッドSP、DP、GPは、一様な配線だけにより接続しているとは限らず、配線途中に抵抗や容量、インダクタなどが挿入されている場合も含む。すなわちDC、AC、高周波、何らかの電気的信号が、各動作領域内108の電極と相当する各ボンディングパッドの間を伝わる、すべての場合を含むとする。

ここでは一例として、ゲート電極105、ソース電極106およびドレイン電極107はそれぞれ金属配線112、113、114により延在されゲートパッドGP、ソースパッドSP、ドレインパッドDPと接続する、とする。

MESFETにおいては、ゲートショットキ接合の容量が小さく、ゲート端子Gーソース端子S間またはゲート端子Gードレイン端子D間に、ゲート端子G側をマイナスにしてサージ電圧を印加する場合が最も静電破壊に弱い。この場合、動作領域108と動作領域108表面に設けられたゲート電極105との界面に形成されるショットキバリアダイオード115に対して逆バイアスに静電気が印加される状態となる。

第1図(B)、第1図(C)の如く、GaAsMESFET100において、 静電破壊電圧を考えるときはゲートショットキ接合は逆バイアス状態である。つまり、そのときの等価回路はゲート端子G-ソース端子S間およびゲート端子G-ドレイン端子D間に、ショットキバリアダイオード115が接続された回路となる。

静電破壊からの保護は、弱い接合であるゲート電極105のショットキ接合にかかる静電エネルギーを軽減すれば良い。そこで、本実施形態では、MESFET100の2端子間に並列に上記の保護素子200を接続し、対応する2端子間から印加される静電エネルギーに対し、それを一部放電するためのバイパスとなる経路を設けることにより、静電破壊から弱い接合を保護することとした。

本実施形態では、第1図(A)、第1図(C)の如く、ソース端子Sーゲート端子Gの2端子間となるソースパッドSPーゲートパッドGP間と、ドレイン端子


Dーゲート端子Gの2端子間となるドレインパッドDPーゲートパッドGP間に、保護素子200をそれぞれ並列に接続する。これにより、2端子が接続するボンディングパッドから印加された静電エネルギーを各配線120を使用して、保護素子200内部で、一部放電させることができる。すなわち、静電破壊強度が最も弱いFET動作領域108上の、ゲートショットキ接合に至る静電エネルギーを減少させ、FET100を静電破壊から保護することができる。ここでは、ゲート端子Gードレイン端子D間、およびゲート端子Gーソース端子S間の両方に保護素子200を接続して放電させるが、どちらか一方だけでもよい。

ここで保護素子200について第2図を用いて説明する。

第2図は保護素子を示す概要図である。

本明細書における保護素子200とは、図の如く、近接する第1の高濃度不純物領域201と第2の高濃度不純物領域202の2端子間に絶縁領域203を配置した素子である。第1および第2の高濃度不純物領域201、202は、基板201にイオン注入及び拡散により設けられる。本明細書においては、以降これら高濃度不純物領域を、第1N+型領域201、第2N+型領域202として説明するが、これらは同じ導電型の不純物に限らず、異なる導電型の不純物でも良い。第1および第2N+型領域201、202は、静電エネルギーを通せる距離、例えば4μm程度離間して設けられ、その不純物濃度は、共に1×10<sup>17</sup> cm<sup>-3</sup>以上である。また、第1および第2N+型領域201、202の間には絶縁領域203が当接して配置される。ここで、絶縁領域203とは、電気的に完全な絶縁ではなく、半絶縁性基板の一部203a、または基板201に不純物をイオン注入して絶縁化した絶縁化領域203 b である。また、絶縁領域203の不純物濃度は、1×10<sup>14</sup> c m<sup>-3</sup>以下程度、抵抗率は1×10<sup>3</sup>Ω c m以上が望ましい。

絶縁領域 2 0 3 の両端に当接して高濃度不純物領域 2 0 1 、 2 0 2 を配置し、 2 つの高濃度不純物領域 2 0 1 、 2 0 2 の離間距離を 4 μ m程度にすると、 2 つの高濃度不純物領域 2 0 1 、 2 0 2 がそれぞれ接続する被保護素子の 2 端子間に



向かって外部より印加される静電エネルギーを、絶縁領域 2 0 3 を介して放電することができる。

この2つのN+型領域の離間距離  $4~\mu$  m は、静電エネルギーを通すのに適当な 距離であり、 $1~0~\mu$  m 以上離間すると保護素子間での放電が確実でない。N+型 領域の不純物濃度および絶縁領域の抵抗値も、同様である。

通常のFET動作では静電気のように高い電圧が印加されることがないため、  $4\mu$  mの絶縁領域を信号が通ることは無い。またマイクロ波のような高周波でも 同様に  $4\mu$  mの絶縁領域を信号が通ることは無い。従って通常の動作では、保護素子は特性に何ら影響を及ぼさないため、存在しないのと同じである。しかし静電気は瞬間的に高い電圧が印加される現象であり、そのときは  $4\mu$  mの絶縁領域を静電エネルギーが通り、高濃度不純物領域間で放電する。また絶縁領域の厚みが  $10\mu$  m以上になると、静電気にとっても抵抗が大きく放電しにくくなる。

これら、第1N+型領域201および第2N+型領域202を、被保護素子100の2つの端子間に並列に接続する。第1および第2N+型領域201、202はそのまま保護素子200の端子としてもよいし、更に金属電極204を設けても良い。

第3図および第4図に、金属電極204を設ける場合を示す。この金属電極204は、被保護素子であるMESFET100の端子と接続するボンディングパッド、またはボンディングパッドに接続する配線と接続する。第3図は、第1および第2N+型領域201、202とショットキ接合を形成する金属電極204であり、第4図はオーミック接合を形成する金属電極204である。ここでは便宜上、ショットキー接合の金属電極204s、オーミック接合の金属電極204oとして説明する。

第3図(A)は、金属電極204sが、第1N+型領域201および/又は第2N+型領域202表面とショットキ接合を形成するものである。マスク合わせ精度及び両N+領域201、202の抵抗分を考慮し、絶縁領域203端部から0.1μmから5μm離間して、第1、第2N+型領域201、202表面に設

けられる。 5 μ m以上離間すると抵抗分が大きく静電気が通りにくくなる。 金属電極 2 0 4 s は、第 1、第 2 N +型領域 2 0 1、 2 0 2 上のみに設けられても良いし、その一部が、半絶縁基板 1 0 1 に延在され基板表面とショットキ接合を形成しても良い。

また、第3図(B)、第3図(C)の如く、第1、第2N+型領域201、202上に、保護用窒化膜などの縁膜膜205を介して金属電極204sを設けても良い。この場合、金属電極204sは半絶縁基板101上に延在され、基板101を介して第1、第2N+型領域201、202と接続することになる。更に第3図(D)の如く、両N+型領域201、202の上には金属層が設けられず、その外側の半絶縁基板101と金属電極204sがショットキ接合を形成する構造であってもよい。

第3図(B)、第3図(C)、第3図(D)の場合すべて、金属電極204sは第1、および/又は第2N+型領域201、202とは直接接続されない。このように金属電極204sは第1および/または第2のN+型領域201、202端部から0μmから5μm程度外側で基板とショットキ接合を形成する構造でもよい。すなわち、第3図(B)、第3図(C)、第3図(D)の如く第1、第2N+型領域201、202と金属電極204sは接する必要はなく、5μm以内であれば半絶縁基板を介してN+型領域と金属電極204sとは充分な接続を確保できる。

一方第4図には、第1及び/又は第2N+型領域とオーミック接合を形成する 金属電極204oを示す。

金属電極2040は、前記第1および/又は第2N+型領域201、202とオーミック接合を形成してもよい。半絶縁基板101と金属電極2040とはオーミック接合を形成することはできないので、この場合は隣接する基板101上に金属電極2040が延在することはない。金属電極2040は、被保護素子のボンディングパッド(またはボンディングパッドに接続する配線)120と接続させるが、オーミック接合の場合は、図の如く、他の金属層206を介して金属

電極2040とパッド(または配線)120と接続させる。

オーミック接合の方がショットキ接合より抵抗分が小さく、静電気を通しやすい。その意味ではオーミック接合の方がショットキ接合より静電破壊からの保護効果は大きい。

10

しかしオーミック接合は、オーミック電極金属204oが深く基板内部まで拡 散することが多く、高濃度層の深さ以上にオーミック電極金属204oが達する と、基板の半絶縁領域とオーミック電極金属204oが接触することになり、こ のときは逆に保護素子200自身が静電破壊しやすくなる。

例えば第1N+領域201、第2N+領域202ともオーミック接合による金属が設けられ、オーミック接合どうしの距離が10μmとして、オーミック電極金属204οがN+領域201、202の深さ以上に基板の半絶縁領域まで拡散していたとすると、N+領域の深さより深い部分ではオーミック接合一絶縁領域ーオーミック接合の構造ができており、この構造は静電エネルギーに弱いことがわかっているため、このとき保護素子自身が静電破壊してしまう恐れが出てくる。従ってオーミック電極金属204οがこれら2つのN+領域の深さ以上に基板

の半絶縁領域まで拡散してしまう場合は、ショットキ接合でなければならず、オーミック電極金属 2 0 4 o が N + 領域の深さにまで達しない場合はオーミック接合の方が保護効果が大きい。

また、第4図(B)の如く、保護素子200の2端子が共に同じ金属電極構造である必要はなく、第1および第2N+型領域が、それぞれ単独に、第3図および第4図に示す構造を有していても良い。更に一方の端子は金属電極204を有し、他方の端子は金属電極204を設けなくても良いが、抵抗分を小さくするためできるだけ設けた方が良く、その分、保護効果が増す。

尚、これら金属電極 2 0 4 は、ボンディングパッドの一部またはボンディングパッドに接続する配線の一部であっても良く、後に詳述するがこれらを利用することで、保護素子 2 0 0 を接続することによるチップ面積の増大を防ぐことができる。

再度第1図を参照して、上記の保護素子200をMESFET100の弱い接合間に並列に接続する一例を示す。

第1図 (A) の保護素子のB-B線断面図は、第3図 (A) と同様である。このように、本明細書において保護素子200の接続とは、被保護素子100が形成される半絶縁性基板101表面に、4μmの離間距離をもって第1N+型領域201、および第2のN+型領域202を注入・拡散により形成し、第1N+型領域201をFETの1つの端子と接続し、第2のN+型領域202をFETの他の端子と接続することをいい、被保護素子であるMESFET100と保護素子200は同一チップに集積化される。尚、基板表面が半絶縁性でない場合は、不純物イオン注入による絶縁化領域203bが両N+型領域201、202の間に形成される。

また、本明細書においては説明の便宜上、FETの1つの端子であるゲート端子Gに接続する保護素子200の端子を第1N+型領域201とし、他の端子となるソース端子Sおよびドレイン端子Dに接続する保護素子200の端子を第2N+型領域202として説明する。つまり、第1図では、FET100に接続する保護素子200が2つあり、それぞれの第1N+型領域201が金属電極204を介してゲートパッドGPに接続し、第2N+型領域202が金属電極204を介してドレインパッドDPおよびソースパッドSPに接続する。金属電極204と第1および第2N+型領域201、202はショットキ接合を形成し、金属電極204の一部は半絶縁基板101に延在され基板表面とショットキ接合を形成する。尚金属電極204の構造は、一例であり第3図および第4図のいずれであってもよい。

すなわち、この保護素子200は、各パッドに接続する配線120を介して1つの端子となる第1N+型領域201をゲートパッドGPに、もう1つの端子となる第2N+型領域202をソースパッドSPおよびドレインパッドDPに接続しており、FETの接合であるゲート端子G-ソース端子S間およびゲート端子G-ドレイン端子D間に並列に接続されている。

**WO 2004/027869** 

これにより、ゲート端子Gーソース端子S間およびゲート端子Gードレイン端子D間にに印加された静電エネルギーを、保護素子200により一部放電させることができる。つまり、静電破壊強度が最も弱いFET動作領域上のゲートショットキ接合に至る静電エネルギーを大きく減衰させ、FETを静電破壊から保護することができる。放電させるのはゲート端子Gーソース端子S間、およびゲート端子Gードレイン端子D間である。またどちらか一方でもよい。つまり、この構造により、保護素子を用いない従来構造と比較して、FETの静電破壊電圧を大幅に向上させることができる。

従来では、ゲート端子G-ソース端子S間およびゲート端子G-ドレイン端子 D間に印加された静電エネルギーは、動作領域108に100%伝わっていたが、 本発明によれば、各配線またはボンディングパッドを利用して、静電エネルギー を一部保護素子200にバイパスさせ、保護素子200内部で放電させることが できる。これにより動作領域108に伝わる静電エネルギーを、動作領域108 のゲート電極-ソース電極間およびゲート電極-ドレイン電極間の静電破壊電圧 を越えない程度に減衰することができる。

第5図には、保護素子の1つの端子の金属電極にボンディングパッドを利用した例を示す。第5図(A)は平面図であり、第5図(B)は、C-C線断面図である。

第1図では、ソースパッドSPおよびドレインパッドDPから配線120を引き出し、その配線120に保護素子200を接続した例を示した。第5図では、ソースパッドSPおよびドレインパッドDP周辺に、各ボンディングパッド最下層のショットキ金属層210とショットキ接合を形成する第2N+型領域202を設けて、ソースパッドSP、ドレインパッドDPの一部を第2N+型領域202に接続する金属電極204として利用する構造である。

第1N+型領域201は、第2N+型領域202と近接するように配置され、 ゲートパッドGPに接続する配線120と接続させる。このように、FETの他 の端子と接続するソースパッドSP、ドレインパッドDPに直接第2N+型領域 202を接続し、各パッドに近接して保護素子200を配置すると、ソース、ドレインパッドSP、DPから直接保護素子200に静電エネルギーを放電できるため静電破壊電圧を向上させる効果が大きく、更にパッド周辺のスペースを有効利用できるため、保護素子200を追加することによるチップ面積の増大を防ぐことができる。

また図示はしないが、ゲートパッドGPに直接第1N+領域201を接続し、 更に第2N+型領域202は第1N+型領域201と近接するように配置し、且 つソースパッドSP、ドレインパッドDPに接続する配線120と接続させると、 ゲートパッドから直接保護素子200に静電エネルギーを放電でき、同様に静電 破壊電圧を向上させる効果が大きく、保護素子200の追加によるチップ面積の 増大も防げる。

第6図は、信号経路途中に保護素子200を接続したものである。上述の如く ゲート電極105のショットキ接合が最も静電破壊に弱く、実際に破壊するのは 動作領域108のゲート電極105部分が最も多い。そこで、第6図の如くゲー トパッドGPから動作領域108のゲート電極105に至る信号経路途中に保護 素子200を接続することで、最も効果的に静電破壊から保護することができる。

この場合、第1N+型領域201は、ゲートパッドGPから動作領域108に至るゲート配線112の一部に接続する。第2N+型領域202は、ソースパッドSPおよびドレインパッドDPまたは各パッドに接続する配線120と接続する。例えば第6図のゲートーソース間では、第2N+型領域202を第1N+型領域201と近接して配置するため、第2N+型領域202の部分までソースパッドSPから配線120が延在される。

例えば、ゲート配線112をソースパッドSPまたはドレインパッドDPに近り接するように引き回して動作領域108に接続すれば、信号経路途中で、しかもFETのパッドに近接して保護素子200を接続することができ、静電エネルギーからの保護により効果的である。

ここで、第7図を用いてFET100と同一基板に集積化される保護素子20

0の種類について説明する。上述のFET100の動作領域108は、以下の構造のいずれでも良い。第7図(A)から第7図(D)の各図において、左図がFETの動作領域108であり、右図が同一基板に集積化される保護素子200である。

まず第7図(A)の如く、半絶縁性基板101にイオン注入により例えばN型の動作層102を設け、その両端にN+型のソース領域103およびドレイン領域104を形成して動作領域108とする。更にソース領域103、ドレイン領域104の上にオーミック電極としてソース電極106、ドレイン電極107を設け、N型の動作層102にショットキ接合するゲート電極105を設けたMESFETである。この場合保護素子200の2端子201、202は、動作領域108のソース領域103およびドレイン領域104と同時に形成すると工程を簡素化できるため好ましく、半絶縁性基板101上に4μm離間して配置する。保護素子は、第1N+型領域201一半絶縁領域203a-第2N+型領域202の構造である。この場合の保護素子200はゲートショットキ接合を静電破壊から保護する。

第7図(B)のFETは、半絶縁性基板101にイオン注入により例えばN型の動作層102を設け、その両端にN+型のソース領域103およびドレイン領域104を形成して動作領域108とする。ソース領域103、ドレイン領域104の上にオーミック電極としてソース電極106、ドレイン電極107を設け、N型の動作層102内に形成したP+型のゲート領域109にオーミック接合するゲート電極105を設けた接合型FETである。この場合、保護素子200の2端子201、202は、動作領域108のソース領域103およびドレイン領域104と同時に形成すると工程を簡素化できるため好ましく、半絶縁性基板101上に4μm離間して配置する。保護素子200は、第1N+型領域201一半絶縁領域203a-第2N+型領域202の構造である。この場合、保護素子はゲートPN接合を静電破壊から保護する。

第7図 (C) のFETの動作層102は、半絶縁性基板101上に例えばN型

エピタキシャル層を積層した動作層102であり、その両側にN+型不純物を注入してソース領域103およびドレイン領域104を形成する。ソース領域103、ドレイン領域104の上にオーミック電極としてソース電極106、ドレイン電極107を設け、N型の動作層102にショットキ接合するゲート電極105を設けたMESFETである。隣接する他の素子とは不純物注入による絶縁化層125で分離する。この場合、同一チップに集積化される保護素子200表面もN型エピタキシャル層であるので、第1および第2N+型領域の間は、不純物注入による絶縁化領域203bとする。両端子の外側も絶縁のため同じく不純物注入による絶縁化層125で分離する。保護素子の絶縁化領域203bと素子分離の絶縁化層125は同一工程により形成するとよい。又、第1および第2N+型領域201、202は動作領域108のソースおよびドレイン領域と同時に形成すると良い。保護素子は、第1N+型領域201一絶縁領域203b-第2N+型領域202の構造である。この場合、保護素子はゲートショットキ接合を静電破壊から保護する。

図示はしないが、上記N型エピタキシャルの動作層内にP+型のゲート領域を 形成し、そこにオーミック接合するゲート電極を設けた接合型FETも、第7図 (B)と同様に考えられる。この場合、保護素子はゲートPN接合を静電破壊か ら保護する。

更に第7図(D)の如く、MESFET、接合型FETに限らず、HEMT(High Electron Mobility Transistor)でも良い。

すなわち、半絶縁性基板101に、N++A1GaAs層101a、ノンドープInGaAs層101b、N++A1GaAs層101cを順次積層した構造である。複数の層からなる動作層102の両端に設けられたN+型のイオン注入によるソース領域103およびドレイン領域104の上に、オーミック電極としてソース電極106、ドレイン電極107を設け、動作層表面にショットキ接合するゲート電極105を設ける。隣接する他の素子とは不純物注入による絶縁化

層125により絶縁される。また、第7図(D)右図の如く、同一チップに集積化される保護素子200表面も同様の基板構造であるので、保護素子は、ソース領域103およびドレイン領域104と同時に形成した第1および第2N+型領域の間に絶縁化領域203bを設けた構造である。更に両端子の外側も絶縁のため同じく不純物注入による絶縁化層125で分離する。保護素子の絶縁化領域203bと素子分離の絶縁領域125は同一工程にて形成するとよい。また、第1および第2N+型領域は動作領域108のソースおよびドレイン領域と同時に形成すると良い。この場合、保護素子はゲートショットキ接合を静電破壊から保護する。

ここで、FETではゲートショットキ接合、及びゲートPN接合が最も静電破壊に弱いため、ゲート端子Gーソース端子S間、ゲート端子Gードレイン端子D間に保護素子を接続する一例を示したが、ソース端子Sードレイン端子D間に保護素子を並列に接続してもよい。

第8図には、その概念図を示す。接続例は一例である。例えばこの場合、ソースパッドSPに接続する保護素子の端子を第2N+型領域202とし、ドレインパッドDPに接続する保護素子200の端子を第1N+型領域201とする。第2N+型領域は、パッド周辺に設けられ、ソースパッドSPを金属電極204として利用している。

この等価回路図は第8図(B)である。この場合、ゲート端子Gーソース端子S間のショットキバリアダイオードとゲート端子Gードレイン端子D間のショットキバリアダイオードが直列に接続したものを保護している。これは、例えばスイッチ回路装置のようにソース電極とドレイン電極が両方とも入出力端子として信号の出入り口になっている場合などに、この保護素子の接続は効果がある。

一般にGaAsMESFETは衛星放送、携帯電話、無線ブロードバンド用など、GHz帯以上のマイクロ波用途に用いられる。従って良好なマイクロ波特性を確保するため、ゲート長もサブミクロンオーダーとなっており、ゲートショットキ接合容量が極めて小さく設計されている。そのため静電破壊に非常に弱く、

GaAsMESFETを集積化したMMICを含め、その取り扱いに細心の注意が必要であった。さらに、音響、映像、電源用など周波数の低い一般民生用半導体において、静電破壊電圧を上げるため広く採用されている保護ダイオードは、PN接合を有するため、その使用により寄生容量が最小でも数百fF以上と大きく増加してしまうため、GaAsMESFETのマイクロ波特性を大きく劣化させ、使用できなかった。

しかし本発明の静電破壊保護素子200はPN接合がなく、容量は大きくても数十fF以下となるため、GaAsMESFETのマイクロ波特性を全く劣化させることなく、静電破壊電圧を大きく向上させることができるものである。

次に、第9図および第10図を参照して、本発明の第2の実施形態について説明する。

第2の実施形態は、上記の保護素子200を接続したFETを用いたスイッチ 回路装置の一例である。

第9図は、被保護素子となる化合物半導体スイッチ回路装置100を示す回路図である。第1のFET1と第2のFET2のソース電極(あるいはドレイン電極)が共通入力端子INに接続され、FET1およびFET2のゲート電極がそれぞれ抵抗R1、R2を介して第2と第1の制御端子Ct1−1、Ct1−2に接続され、そしてFET1およびFET2のドレイン電極(あるいはソース電極)が第1と第2の出力端子OUT1、OUT2に接続されたものである。第1と第2の制御端子Ct1−1、Ct1−2に印加される制御信号は相補信号であり、Hレベルの信号が印加された側のFETがONして、共通入力端子INに印加された入力信号をどちらか一方の出力端子に伝達するようになっている。抵抗R1、R2は、交流接地となる制御端子Ct1−1、Ct1−2の直流電位に対してゲート電極を介して高周波信号が漏出することを防止する目的で配置されている。

第9図に示す回路は、第13図に示すGaAs FETを用いたSPDT (Single Pole Double Throw)と呼ばれる化合物半導体スイッチ回路装置の2つのFETのゲートーソース端子およびゲートードレイン端子間に並列に保護素子2

00を接続したものである。制御端子Ctl-1は、FET1のゲート電極に接続し、制御端子Ctl-2はFET2のゲート電極に接続しており、Ctl-1とIN間、およびCtl-2とIN間、Ctl-1とOUT1間およびCtl-2とOUT2間に、それぞれ保護素子200が接続されている。

第10図は、第9図に示すスイッチ回路装置を1チップに集積化した平面図を示す。

GaAs基板101にスイッチを行うFET1およびFET2を中央部に配置し、各FETのゲート電極317に抵抗R1、R2が接続されている。また共通入力端子IN、出力端子OUT1、OUT2、制御端子Ct1-1、Ct1-2に対応するパッドINPad、OUT1Pad、OUT2Pad、Ct1-1Pad、Ct1-2Padが基板の周辺でFET1およびFET2の周囲にそれぞれ設けられている。なお、点線で示した第2層目の配線は各FETのゲート電極317形成時に同時に形成されるゲート金属層(Ti/Pt/Au)320であり、実線で示した第3層目の配線は各素子の接続およびパッドの形成を行うパッド金属層(Ti/Pt/Au)330である。第1層目の基板にオーミックに接触するオーミック金属層(AuGe/Ni/Au)は各FETのソース電極、ドレイン電極および各抵抗両端の取り出し電極を形成するものであり、第10図では、パッド金属層と重なるために図示されていない。

第10図に示したFET1は一点鎖線で囲まれる動作領域312に形成される。下側から伸びる櫛歯状の3本の第3層目のパッド金属層330が出力端子OUT1に接続されるソース電極313(あるいはドレイン電極)であり、この下に第1層目オーミック金属層で形成されるソース電極(あるいはドレイン電極)がある。また上側から伸びる櫛歯状の3本の第3層目のパッド金属層330が共通入力端子INに接続されるドレイン電極315(あるいはソース電極)であり、この下に第1層目のオーミック金属層で形成されるドレイン電極(あるいはソース電極)がある。この両電極は櫛歯をかみ合わせた形状に配置され、その間に第2層目のゲート金属層320で形成されるゲート電極317が動作領域312上に

をいっている。

5本の櫛歯形状に配置されている。なお、上側から伸びる真中の櫛歯のドレイン電極315 (あるいはソース電極) はFET1とFET2とで共用しており、更に小型化に寄与している。ここで、ゲート幅が600μmという意味は各FETの櫛歯状のゲート電極317のゲート幅の総和がそれぞれ600μmであること

FET1のゲート電極と制御端子Ct1-1は抵抗R1で接続され、FET2のゲート電極と制御端子Ct1-2は抵抗R2で接続されている。抵抗R1および抵抗R2は、基板に設けられたN+型不純物拡散領域である。

前述の如くFETにおいて、最も静電破壊電圧が低いのはゲート端子Gと動作層102とのショットキ接合部分である。つまり、ゲートードレイン端子間、又はゲートーソース端子間に印加された静電エネルギーが、ゲートショットキ接合に到達したとき、到達した静電エネルギーがゲート電極とソース電極間、またはゲート電極とドレイン電極間の静電破壊電圧を上回る場合、ゲートショットキ接合が破壊に至る。

ここで、FET1側とFET2側は対称であり、全く同様であるので、FET1側を例に説明する。第14図に示す従来のスイッチ回路装置においては、共通入力端子IN-制御端子Ctl-1間の静電破壊電圧が140Vと最も低い。つまり、共通入力端子IN-制御端子Ctl-1間に印加された静電エネルギーがFET1のゲート電極317ードレイン電極315間、又はゲート電極317ーソース電極313間に到達する前に、その到達過程において、静電エネルギーを減衰させれば良い。

静電エネルギーを減衰させる1つの方法として、R1の抵抗値を大きくする方法が考えられるが、R1を大きくし過ぎると、スイッチ回路装置のスイッチング時間が大きくなり過ぎる。そこで、本実施形態においては保護素子200を用いて静電エネルギーを減衰させることとした。

ここで、前述の如く抵抗R1はN+型不純物領域で形成されている。また、各パッドの周辺には、各パッドから高周波信号が漏れないよう、アイソレーション

対策として、第3の高濃度不純物領域であるパッド周辺N+領域350が配置されている。各パッドの一番下のゲート金属層320は第10図(B)の断面図の如くGaAs半絶縁性基板とショットキ接合を形成しており、その周辺N+領域350と各パッドはショットキ接合を形成している。

つまり、抵抗をR1を共通入力端子パッドINPadに近接して配置することにより、抵抗R1を構成するN+型領域と近接するパッド周辺N+型領域350の離間距離は $4\mu$ mとなり、半絶縁性基板101を挟んで保護素子200となる。抵抗R1の一部が第1N+型領域201であり、共通入力端子パッドINPad周辺のN+領域350の一部が第2N+型領域202である。すなわち、共通入力端子IN-制御端子Ctl-1間、つまりFET1のソースーゲート端子間(又はドレインーゲート端子間)に並列に保護素子200を接続したことになる。

また、共通入力端子パッドINPadに近接し、尚且つ信号が印加される制御端子パッドから動作領域に至る経路途中に接続できる。これにより、スイッチ回路装置に印加された静電エネルギーを動作領域到達前に減衰させることができる。

ここで、保護素子200がパッドに添って近接している距離は長い方がより多くの静電エネルギーを減衰させることができるため、10μm以上が望ましい。第10図では、保護素子200は、共通入力端子パッドINPad1辺に添って配置した図を示したが、例えば抵抗R1の配置を変えて、共通入力端子パッドINPadの2辺に添ってL字形状に配置すれば、パッドと近接して配置する保護素子200の長さを稼げるので静電エネルギーの減衰により効果的である。

後に詳述するが、上記の如くスイッチ回路装置の共通入力端子IN-制御端子 Ctl-1間および共通入力端子IN-制御端子Ctl-2間に、並列に保護素子200を接続することにより、これらの端子間の静電破壊電圧を700Vまで向上させることができる。

第1の実施形態の如くゲート電極―ゲートパッド間に抵抗が無い場合は、ゲート長 0.5 μm、ゲート幅 6 0 0 μmのFETであれば、ゲートーソース間やゲートードレイン間の静電破壊電圧を測定すると 5 0 V程度以下である。すなわち



FETの動作領域上のゲートショットキ接合そのものの静電破壊電圧の実力値は 50 V程度以下といえる。

第2の実施形態のFETもゲート長0.5μm、ゲート幅600μmであり、 通常このFETのゲートショットキ接合の静電破壊電圧も50V程度以下である。 しかし、スイッチ回路装置には必ず第2の実施形態のようなゲート電極一ゲート パッド (この場合制御端子パッド) 間の抵抗R1、R2が存在する。この抵抗R 1、R2で、静電エネルギーが一部熱となって消費されるため、スイッチ回路装置として共通入力端子IN-制御端子Ct1-1間(以下共通入力端子IN-制 御端子Ct1-2間も同様)の静電破壊電圧を測定すると、保護素子200を接続しなくても多少静電破壊電圧は向上し、100V程度以下となる。

そこにさらに保護素子200を並列に接続すると、静電エネルギーがバイパスされ保護素子200で放電される。つまり、保護素子200により放電される静電エネルギー分が更に追加で、共通入力端子IN-制御端子Ctl-1間に印加されても、動作領域312が静電破壊することはなくなり、保護素子200により放電する分だけ、静電破壊電圧の測定値が大きくなり200V以上となる。

換言すれば、共通入力端子IN-制御端子Ctl-1間に印加される静電エネルギーを、抵抗R1で一部熱として消費しながら、さらに保護素子200での放電により消費し、動作領域312に達するまでに、動作領域312の破壊電圧以下まで減衰することができる。

第11図には、第2の実施形態である第10図のスイッチ回路装置の静電破壊耐圧を測定した結果を示す。これによると、共通入力端子IN-制御端子Ctl-1間および共通入力端子IN-制御端子Ctl-2間の静電破壊電圧が700Vとなり、従来の同じ端子間で140Vであったことと比較すると大幅に向上している。

このメカニズムを、FETの動作領域312の静電破壊電圧の実力値が例えば50Vとして説明する。

FETの動作領域312は上述の如く50Vで破壊する。また、従来は、共通

入力端子IN-制御端子Ctl-1間の静電破壊電圧は、第15図に示す140 Vである。これは、保護素子200を設けず、共通入力端子IN-制御端子Ctl-1間に印加される静電エネルギーが一部抵抗R1で減衰しながら動作領域312に達する場合の値である。つまり140-50=90V分の静電エネルギーが、ゲート電極317-制御端子パッドCtl-1Pad間の抵抗R1で、熱として消費され、FETの動作領域312に50Vが印加された時点でFETのショットキ接合が破壊していたことになる。

22

第2の実施形態では、第11図の如く共通入力端子IN-制御端子Ctl-1間で、静電破壊電圧を測定したとき700Vで破壊する。FETの動作領域312のショットキ接合は50Vで破壊し、ゲート電極317-制御端子パッドCtl-1Pad間の抵抗R1で、熱として消費される静電エネルギーは90V分であり、これは従来同様である。

すなわち、700-50-90=560 V分の静電エネルギーが保護素子 200で放電され、これも熱となって消費されたことになる。つまり、第 20 の実施形態のパターンによれば、動作領域 3120 ショットキ接合の静電破壊電圧分+抵抗R 1 での減衰分を越えた分(560 V)を保護素子 200 で放電でき、動作領域 312 に至るまでに静電エネルギーを減衰できるので、静電破壊電圧が 700 Vまで向上したといえる。

ここで、共通入力端子パッドINPad、制御端子Ct1-1パッド、Ct1-2パッド、出力端子OUT1パッド、OUT2パッドおよび両FETの動作領域312を除くゲート電極の周端部の下にも、一点破線で示す如く周辺N+型領域350が設けられている。周辺N+型領域350は周端部だけでなく、各パッドおよび両FETの動作領域を除くゲート電極317直下全面に設けられてもよい。さらに周辺N+型領域350は、共通入力端子パッドINPad、制御端子Ct1-1パッド、Ct1-2パッド、出力端子OUT1パッド、OUT2パッドおよび両FETの動作領域312を除くゲート電極に隣接してそれらの周辺に設けられ、それらの下には設けられなくても良い。これら周辺N+型領域350



は、ソースおよびドレイン領域形成と同時に形成されたものであり、これら周辺 N+型領域 3 5 0 および抵抗 R 1、 R 2 が互いに隣接する部分の離間距離は 4 μ m となっている。

つまり、これらの周辺N+型領域350と抵抗R1、R2とを保護素子200の両端子として、同一チップ内に複数接続することができる。保護素子200の端子は、金属電極を介してボンディングパッドと接続しても良いし、ボンディングパッドと動作領域312とを接続する抵抗R1、R2などの配線そのものであっても良い。

第10図の例えばFET1側では、抵抗R1を、共通入力端子パッドINPadの近傍と、出力端子パッドOUT1Padの近傍を通るように配置している。これにより、FET1のゲートードレイン端子間、ゲートーソース端子間の両方に保護素子200が接続されたことになり、スイッチ回路装置の最低の静電破壊電圧を向上させることができる。

第11図によれば、制御端子Ctl-1-出力端子OUT1間および制御端子Ctl-2-出力端子OUT2間の静電破壊電圧は330Vである。静電破壊電圧を決めるメカニズムの詳細はまだ不明の部分が多く、この端子間において静電破壊電圧が従来より低減する理由は明らかでない。しかし、重要なポイントは、被保護素子全体の静電破壊電圧は、当該被保護素子の2端子間の組み合わせのうち、最も低い静電破壊電圧に支配されるため最低の静電破壊電圧値をどこまで上げることができるかである。

本実施形態に於いては、従来最も低い静電破壊電圧であった共通入力端子IN ー制御端子Ctl-1間および共通入力端子IN-制御端子Ctl-2間に保護 素子を並列に接続することにより、静電破壊電圧を700Vに向上することがで きる。

加えて、制御端子Ctl-1-出力端子OUT1間および制御端子Ctl-2 一出力端子OUT2間にも保護素子を接続することにより、従来の最低静電破壊 電圧であった140Vが330Vに向上しており、スイッチ回路装置全体として、 静電破壊電圧を向上できる効果がある。

また、第12図に第3の実施形態を示す。第12図は、第10図の化合物半導体スイッチ回路装置のリバースコントロールタイプのロジックパターンの回路構成であり、制御端子Ctl-1は、FET2のゲート電極に接続し、制御端子Ctl-2はFET1のゲート電極に接続する。

このスイッチ回路のロジックでは、出力端子OUT1に信号を通すときには出力端子OUT1から遠い制御端子Ctl-2に例えば3V、制御端子Ctl-1にOVを印加し、逆に出力端子OUT2に信号を通すときには出力端子OUT2から遠い制御端子Ctl-1に3V、Ctl-2にOVのバイアス信号を印加している。

このリバースコントロールタイプのスイッチ回路装置においては、入力端子 I N - 制御端子 C t l - 2 間に保護素子 2 0 0 を接続する。これにより、例えば接続前に 8 0 V と最も低い静電破壊電圧であった 2 端子間の静電破壊電圧を 2 7 0 Vまで向上することができる。

また、図の如く、FET1のゲートードレイン端子間(C t 1-2-I N間)、FET1のゲートーソース間(C t 1-2-O U T 1 間)、FET2のゲートードレイン間(C t 1-1-I N間)、FET2のゲートーソース間(C t 1-1-O U T 2 間)に夫々保護素子200 を接続すると、従来80 V であったスイッチ回路装置の最も低い静電破壊電圧を270 V に向上させることができる。

この場合、共通入力端子パッドINPadはFET1、FET2の2つのFETの共通パッドとなっており、各制御端子はそれぞれ遠い位置にあるFETと接続する。このため、一例であるが、その接続手段である抵抗R1、R2は、それぞれ入力端子パッドINPadにL字型で、4辺とも近接して配置される。つまり入力端子パッドINPadに沿って、2つの保護素子200がそれぞれL字形状に接続した構造となっている。

このように、複数の保護素子200がそれぞれ、同一パッドの少なくとも1辺に添って配置されても良い。

上述の実施形態に示す接続例は一例である。パッド同士が近接するような場合は、保護素子の両端子とも、パッドに直接接続するN+領域とすることも可能である。すなわち、請求の範囲の記載によってのみ、規定されるものである。

# 発明の効果

WO 2004/027869

以上に詳述した如く、本発明に依れば以下の数々の効果が得られる。

第1に、静電破壊しやすい、PN接合又は、ショットキ接合を含むFETの特に弱い接合となる端子間に、高濃度領域一絶縁領域一高濃度領域からなる保護素子を並列接続することにより、外部より印加される静電エネルギーをバイパスさせることができる。これによりFETの動作領域に至る経路途中で保護素子により静電エネルギーが放電されるので、保護素子が接続された端子間に対応する動作領域上の電極間に至る静電エネルギーが減衰し、静電破壊からFETを保護することができる。

第2に、保護素子は、高濃度領域一絶縁領域一高濃度領域からなり、PN接合を有さないため、保護素子自体の寄生容量が発生しない。被保護素子と同一基板で保護素子を作りこむことができ、寄生容量の増加をほとんど伴わず、従って高周波特性を劣化させずに、被保護素子の静電破壊を防ぐことができる。

第3に被保護素子の端子と接続するパッドに近接して保護素子を接続すること により、静電エネルギーの印加直後に放電することができ、より静電破壊電圧の 向上に寄与できる。

第4に、被保護素子の端子と接続するボンディングパッドから動作領域への経路途中に保護素子を接続することにより、最も効果的に、動作領域の静電破壊に弱い接合を静電破壊から保護できる。

第5に、スイッチ回路装置においては、従来最も低い静電破壊電圧であった共通入力端子と制御端子間に保護素子を並列に接続することにより、共通入力端子 一制御端子間の静電破壊電圧を大幅に向上することができる。

第6に、スイッチ回路装置において制御端子-出力端子間にも保護素子を接続

することにより、スイッチ回路装置全体の最低静電破壊電圧を向上できる効果がある。

第7に、保護素子は、静電エネルギーを放電する面が、水平面となる保護ダイオードと異なり、垂直面になるため、チップ面積の増大をほとんど招くことなく、これを集積化することができるものである。

# 図面の簡単な説明

第1図(A)は本発明を説明するための平面図であり、第1図(B)は本発明 を説明するための断面図であり、第1図(C)は本発明を説明する等価回路図で あり、第2図は本発明を説明するための概略図であり、第3図(A)は本発明を 説明するための断面図であり、第3図(B)は本発明を説明するための断面図で あり、第3図(C)は本発明を説明するための断面図であり、第3図(D)は本 発明を説明するための断面図であり、第4図(A)は本発明を説明するための断 面図であり、第4図(B)は本発明を説明するための断面図であり、第5図(A) は本発明を説明するための平面図であり、第5図(B)は本発明を説明する断面 図であり、第6図は本発明を説明するための平面図であり、第7図 (A) は本発 明を説明するための断面図であり、第7図(B)は本発明を説明するための断面 図であり、第7図(C)は本発明を説明するための断面図であり、第7図(D) は本発明を説明するための断面図であり、第8図(A)は本発明を説明するため の平面図であり、第8図 (B) は本発明を説明するための等価回路図であり、第 9 図は本発明を説明するための等価回路図であり、第10図(A)は本発明を説 明するための平面図であり、第10図(B)は本発明を説明する断面図であり、 第11図は本発明を説明するための特性図であり、第12図は本発明を説明する ための平面図であり、第13図は従来技術を説明するための等価回路図であり、 第14図は従来技術を説明するための平面図であり、第15図は従来技術を説明 するための特性図である。

# 請・求の範囲

1. 基板上に設けた動作領域表面に接続するゲート電極、ソース電極およびドレイン電極と、各電極に接続するゲート端子、ソース端子、ドレイン端子とを有する被保護素子となるFETと、

前記被保護素子のいずれか2つの端子間に並列に接続され、第1の高濃度不純物領域と第2の高濃度不純物領域の2端子間に絶縁領域を配置した保護素子とを有し、

前記被保護素子の2つの端子間に印加される静電エネルギーを前記第1および第2の高濃度不純物領域間で放電させ、前記被保護素子の2つの端子に対応する前記2つの電極に到達する静電エネルギーを前記2つの電極間の静電破壊電圧を超えない程度に減衰させることを特徴とする半導体装置。

- 2. 前記被保護素子の、静電破壊電圧を前記保護素子の接続前と比較して 20 V以上向上させることを特徴とする請求の範囲第1項記載の半導体装置。
- 3. 前記保護素子は、前記被保護素子の端子の少なくとも1つと接続するボンディングパッドと近接して配置することを特徴とする請求の範囲第1項記載の半導体装置。
- 4. 前記保護素子は、前記被保護素子の1つの端子と接続するボンディングパッドから該被保護素子の動作領域へ向かう経路途中に接続することを特徴とする請求の範囲第1項記載の半導体装置。
- 5. 1つの前記保護素子は、前記被保護素子の端子と接続するボンディングパッドの少なくとも一辺に沿って配置されることを特徴とする請求の範囲第1項記載の半導体装置。
- 6. 前記保護素子は複数設けられ、前記被保護素子の端子と接続する1つのボンディングパッドの少なくとも一辺に沿ってそれぞれ配置されることを特徴とする請求の範囲第1項記載の半導体装置。
  - 7. 前記第1の高濃度不純物領域は、被保護素子の1つの端子と接続する

ボンディングパッドまたはボンディングパッドに接続する配線と接続することを特徴とする請求の範囲第1項記載の半導体装置。

- 8. 前記第1の高濃度不純物領域は、前記被保護素子の1つの端子と接続するボンディングパッドと前記動作領域の1つの電極とを接続する接続手段の一部であることを特徴とする請求の範囲第1項記載の半導体装置。
- 9. 前記第2の高濃度不純物領域は、前記被保護素子の端子と接続するボンディングパッド又は該ボンディングパッドに接続する配線と接続することを特徴とする請求の範囲第1項記載の半導体装置。
- 10. 前記第2の高濃度不純物領域は、前記被保護素子の端子と接続するボンディングパッド又は該ボンディングパッドに接続する配線の、周辺に設けられた第3の高濃度不純物領域の一部であることを特徴とする請求の範囲第1項記載の半導体装置。
- 11. 前記保護素子は、前記被保護素子の端子と接続するボンディングパッドにそれぞれ近接して複数設けられ、前記複数の保護素子の第1の高濃度不純物領域は、被保護素子の端子と動作領域とを接続する接続手段の一部であることを特徴とする請求の範囲第1項記載の半導体装置。
- 12. 基板上の動作領域表面に接続するソース電極、ゲート電極およびドレイン電極を設けた第1および第2のFETを形成し、両FETに共通のソース電極あるいはドレイン電極に接続する端子を共通入力端子とし、両FETのドレイン電極あるいはソース電極に接続する端子をそれぞれ第1および第2の出力端子とし、両FETのゲート電極のいずれかに接続する端子をそれぞれ第1および第2の制御端子とし、前記両制御端子に制御信号を印加して、前記両制御端子と前記ゲート電極とを接続する接続手段である抵抗を介していずれか一方のFETを導通させて前記共通入力端子と前記第1および第2の出力端子のいずれか一方と信号経路を形成するスイッチ回路装置を被保護素子とし、

前記被保護素子の少なくとも1つの前記制御端子と前記入力端子間に並列に接続され、第1の高濃度不純物領域と第2の高濃度不純物領域の間に絶縁領域を配

置した保護素子とを有し、

前記少なくとも1つの制御端子と前記共通入力端子間に、外部より印加される 静電エネルギーを前記第1および第2の高濃度不純物領域間で放電させ、前記少 なくとも1つの制御端子および共通入力端子にそれぞれ対応する電極間に到達す る静電エネルギーを前記電極間の静電破壊電圧を超えない程度に減衰させること を特徴とする半導体装置。


- 13. 前記共通入力端子と前記1つの制御端子間の静電破壊電圧を前記保護素子の接続前と比較して20V以上向上させることを特徴とする請求の範囲第12項記載の半導体装置。
- 14. 前記被保護素子の少なくとも1つの前記制御端子と少なくとも1つの前記出力端子間に並列に前記保護素子を接続し、前記被保護素子の静電破壊電圧を前記保護素子の接続前と比較して20V以上向上させることを特徴とする請求の範囲第12項記載の半導体装置。
- 15. 前記保護素子は、少なくとも前記共通入力端子と近接して配置することを特徴とする請求の範囲第12項記載の半導体装置。
- 16. 前記保護素子は、前記少なくとも1つの制御端子と接続するボンディングパッドから前記ゲート電極へ向かう経路途中に接続することを特徴とする請求の範囲第12項記載の半導体装置。
- 17. 前記保護素子は、前記共通入力端子が接続するボンディングパッドの少なくとも一辺に沿って配置されることを特徴とする請求の範囲第12項記載の半導体装置。
- 18. 前記保護素子は、前記少なくとも1つの出力端子が接続するボンディングパッドの少なくとも一辺に沿って配置されることを特徴とする請求の範囲第12項記載の半導体装置。
- 19. 前記保護素子は複数設けられ、前記共通入力端子が接続するボンディングパッドの少なくとも一辺に沿ってそれぞれ配置されることを特徴とする請求の範囲第12項記載の半導体装置。


- 20. 前記第1の高濃度不純物領域は、前記少なくとも1つの制御端子が接続するボンディングパッドまたはボンディングパッドに接続する配線と接続することを特徴とする請求の範囲第12項記載の半導体装置。
- 21. 前記第1の高濃度不純物領域は、前記少なくとも1つの制御端子が接続するボンディングパッドと前記ゲート電極とを接続する抵抗の一部であることを特徴とする請求の範囲第12項記載の半導体装置。
- 22. 前記第2の高濃度不純物領域は、前記共通入力端子が接続するボンディングパッド又はボンディングパッドに接続する配線と接続することを特徴とする請求の範囲第12項記載の半導体装置。
- 23. 前記第2の高濃度不純物領域は、前記共通入力端子のボンディングパッド又はボンディングパッドに接続する配線の、周辺に設けられた第3の高濃度不純物領域の一部であることを特徴とする請求の範囲第12項記載の半導体装置。
- 24. 前記保護素子は、前記共通入力端子が接続するボンディングパッド および少なくとも1つの前記出力端子が接続するボンディングパッドにそれぞれ 近接して複数設けられ、前記複数の保護素子の第1の高濃度不純物領域は、前記 少なくとも1つの制御端子と前記ゲート電極を接続する抵抗の一部であることを 特徴とする請求の範囲第12項記載の半導体装置。
- 25. 前記被保護素子の静電破壊電圧を200V以上にすることを特徴と する請求の範囲第1項または請求の範囲第12項記載の半導体装置。
- 26. 前記保護素子の第1および第2の高濃度不純物領域は静電エネルギーを通すことのできる距離で離間することを特徴とする請求の範囲第1項または請求の範囲第12項記載の半導体装置。
- 27. 前記第1および第2の高濃度不純物領域は同じ導電型の不純物領域であることを特徴とする請求の範囲第1項または請求の範囲第12項記載の半導体装置。
  - 28. 前記第1および第2の高濃度不純物領域は異なる導電型の不純物領


域であることを特徴とする請求の範囲第1項または請求の範囲第12項記載の半 導体装置。

- 29. 前記第1および第2の高濃度不純物領域はともに前記ソース電極およびドレイン電極がコンタクトするソース領域およびドレイン領域と同程度の不純物濃度を有することを特徴とする請求の範囲第1項または請求の範囲第12項に記載の半導体装置。
- 30. 前記絶縁領域は基板に設けられた不純物注入領域であることを特徴とする請求の範囲第1項または請求の範囲第12項記載の半導体装置。
- 31. 前記絶縁領域は半絶縁基板の一部であることを特徴とする請求の範囲第1項または請求の範囲第12項記載の半導体装置。
- 32. 前記第1および第2の高濃度不純物領域の少なくとも一方は、金属電極と接続し、該金属電極は、前記被保護素子の端子と接続するボンディングパッドまたは該ボンディングパッドに接続する配線と接続することを特徴とする請求の範囲第1項または請求の範囲第12項記載の半導体装置。
- 33. 前記金属電極は第1および/または第2の高濃度不純物領域端部から0μmから5μm外側で前記基板表面とショットキ接合を形成することを特徴とする請求の範囲第32項記載の半導体装置。
- 34. 前記FETは、MESFET、接合型FETまたはHEMTであることを特徴とする請求の範囲第1項または請求の範囲第12項記載の半導体装置。

第1図









第2図


2/13




第3図





第4図







第5図







第6図







第8図






第9図








第11図


各端子間の静電耐量(単位V)

IN-Ctl-1	700
IN-Ct1-2	700
OUT1 — Ct1-1	330
OUT2-Ct1-2	330


第12図



第13図



第14図



第15図

各端子間の静電耐量(単位V)

IN-Ct1-1	140
IN-Ct1-2	140
OUT1 — Ct1-1	500
OUT2 — Ct1-2	450

## 13/13

100	被保護素子	312	動作領域
101	基板	313	ソース電極
102	動作層	315	ドレイン電極
103	ソース領域	317	ゲート電極
104	ドレイン領域	320	ゲート金属層
105	ゲート電極	330	パッド金属層
106	ソース電極	350	周辺N+型領域
107	ドレイン電極	S	ソース端子
112	ゲート配線	D	ドレイン端子
113	ソース配線	G	ゲート端子
114	ドレイン配線・	SP	ソースパッド
115	ダイオード	DP	ドレインパッド
120	配線	GP	ゲートパッド
125	絶縁化層	IN	共通入力端子
200	保護素子	Ctl-1	制御端子
201	第1N+型領域	Ct1-2	制御端子
202	第2N+型領域	OUT1	出力端子
203	絶縁領域	OUT2	出力端子
203a	半絶縁領域	INPad	共通入力端子パッド
203b	絶縁化領域	Ctl-1P	ad 制御端子パッド
204	金属電極	Ctl-2P	ad 制御端子パッド
205	絶縁膜	OUT1Pa	d 出力端子パッド
206	金属層	OUT2Pa	d 出力端子パッド

Internal application No.
PCT/JP02/12424

			PCT/JP	02/12424
A. CLASSIFICATION OF SUBJECT MATTER				
Int.Cl <sup>7</sup> H01L27/095, H01L29/812				
According t	to International Patent Classification (IPC) or to both na	tional classification and IPC		
	S SEARCHED			
	locumentation searched (classification system followed Cl <sup>7</sup> H01L27/095, H01L29/812, H0		(922	
TIIC.	CI HUILZ//U93, HUILZ9/012, IIC	TITS ( ) OA' DOITS I	022	
Documental	tion searched other than minimum documentation to the	e extent that such documents a	are included	in the fields searched
	uyo Shinan Koho 1922–1996	Toroku Jitsuyo Shi		
	i Jitsuyo Shinan Koho 1971-2003	Jitsuyo Shinan Tor		
Electronic d	data base consulted during the international search (nam	e of data base and, where prac	cticable, sear	rch terms used)
		•		
		•		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where ap	propriate, of the relevant pass	sages	Relevant to claim No.
х	WO 97/45877 Al (Hitachi, Ltd			1-10,12-20,
	04 December, 1997 (04.12.97),		ĺ	22,23,25-27,
Y	Page 10, line 1 to page 11, l line 5 to page 16 , line 8	line 18; page 14,	1	29,31,32,34 28
ī	(Family: none)			20
	<u>-</u>			
Х	JP 2-162744 A (Hitachi, Ltd. 22 June, 1990 (22.06.90),	),	1	1,30
	Page 3, upper left column, line 10 to page 4,			
	lower left column, line 16			
	(Family: none)		f	
Y	JP 62-174975 A (NEC Corp.),			28
ļ	31 July, 1987 (31.07.87), Claims			
	(Family: none)		•	
	-			
			ĺ	
	er documents are listed in the continuation of Box C.	See patent family anno	ex.	•
	l categories of cited documents: ent defining the general state of the art which is not	"T" later document published priority date and not in co		mational filing date or ne application but cited to
conside	ered to be of particular relevance document but published on or after the international filing	understand the principle	or theory unde	
date	ent which may throw doubts on priority claim(s) or which is	considered novel or cann	not be consider	red to involve an inventive
cited to	cited to establish the publication date of another citation or other "Y" document of particular relevance; the claimed invention cann			claimed invention cannot be
"O" docume	reason (as specified) ent referring to an oral disclosure, use, exhibition or other	combined with one or mo	ore other such	documents, such
	ent published prior to the international filing date but later	combination being obvious "&" document member of the		
than the priority date claimed  Date of the actual completion of the international search  Date of mailing of the international search report				
	'ebruary, 2003 (25.02.03)	11 March, 200		
	nailing address of the ISA/	Authorized officer		
Japa	nese Patent Office			
Facsimile No.		Telephone No.		



Internal application No.
PCT/JP02/12424

ategory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	
Y	S. M. Sze. Physics of Semiconductor Devices. New-York: JOHN WILEY & SONS, 1981, Vol.2, ISBN 0-471-05661-8, pages 117 to 122	28	
A	JP 11-220093 A (Sanyo Electric Co., Ltd.), 10 August, 1999 (10.08.99), Full text (Family: none)	11,21,24	
A	US 5047355 A (SIEMENS AG.), 10 September, 1991 (10.09.91), Column 1, line 47 to column 3, line 3 & JP 60-86874 A & DE 3334167 A & EP 140095 A	1-34	
		•	
	•		
	·		

	国际山旗番号「トーノ」「PU)	2/12424	
A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl <sup>7</sup> H01L27/095, H01L29/	/812		
B. 調査を行った分野			
調査を行った最小限資料(国際特許分類(IPC)) Int. Cl <sup>7</sup> H01L27/095, H01L29/	/812, H01L27/04, Ĥ01I	21/822	
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-19 日本国公開実用新案公報 1971-20 日本国登録実用新案公報 1994-20 日本国実用新案登録公報 1996-20	03年 03年		
国際調査で使用した電子データベース(データベースの名称、	、調査に使用した用語)		
C. 関連すると認められる文献			
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連する	ときは、その関連する箇所の表示	関連する請求の範囲の番号	
X WO 97/45877 A1 (株 第10頁第1行-第11頁第18行 8行 (ファミリーなし) Y	式会社日立製作所)1997.12.04 、第14頁第5行一第16頁第	1-10, 12-20, 22, 23, 25-27, 29, 31, 32, 34	
X JP 2-162744 A (株式) 第3頁左上欄第10行一第4頁左下 (ファミリーなし)		1, 30	
区 C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願「&」同一パテントファミリー文献			
国際調査を完了した日 25.02.03	国際調査報告の発送日	03.03	
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		内線 3462	

	国际调查 国际山嶼省 7 1 0	
C(続き).	関連すると認められる文献	
引用文献の カテゴリー*		関連する 請求の範囲の番号
Y	JP 62-174975 A (日本電気株式会社) 1987.07.31 特許請求の範囲 (ファミリーなし)	28
Y	S. M. Sze. Physics of Semiconductor Devices. New-York: JOHN WILEY &SONS, 1981, Vol. 2, ISBN 0-471-05661-8, page 117 to 122	28
A.	JP 11-220093 A(三洋電機株式会社)1999.08.10 全文 (ファミリーなし)	11, 21, 24
A .	US 5047355 A (SIEMENS AKTIENGESELLSCHAFT) 1991. 09. 10 第1欄第47行一第3欄第3行	1-34
	&JP 60-86874 A &DE 3334167 A &EP 140095 A	
		·
	·	

## This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.